Portable PCMCIA interface for a host computer.						
Patent Number:	□ <u>EP0672987</u> , <u>A3</u>					
Publication date:	1995-09-20					
Inventor(s):	BENDER MICHAEL S (US); PATTON CHARLES F (US); MCCALLUM DOUGLAS (US); VO DUONG MINH (US)					
Applicant(s):	SUN MICROSYSTEMS INC (US)					
Requested Patent:	☐ <u>JP8036539</u>					
Application Number:	EP19950301603 19950310					
Priority Number (s):	US19940213752 19940314					
IPC Classification:	G06F13/10					
EC Classification:	G06F13/10D					
Equivalents:	CA2143492, 🗀 <u>US5519851</u>					
Cited Documents:						
Abstract						
A portable PCMCIA interface for a host computer having a system bus. In one embodiment, the host computer is a SPARC based computer having an SBus and running the UNIX operating system. The PCMCIA interface provides a user application with access to a PCMCIA card. In this embodiment, the PCMCIA interface includes software and hardware components. The software component includes a hardware-independent portion and a hardware-dependent portion. By implementing the software in a suitable high level language such as "C", the software can be easily ported to other hardware platforms by merely adapting the hardware-dependent portion. The hardware component includes an ASIC coupled between the system bus and a couple of PCMCIA sockets. In some embodiments, the hardware also includes a 5 volt to 12 volt DC-DC converter between the system bus and the PCMCIA sockets.						
Data supplied from the <b>esp@cenet</b> database - I2						

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平8-36539

(43)公開日 平成8年(1996)2月6日


(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	F 1	技術表示箇所
G06F 13/10	320 Z	7368-5E		
3/00	G			
3/08	С			
G06K 17/00	С			
			審査請求	未請求 請求項の数8 FD (全 20 頁)
(21)出願番号	特願平7-80873		(71)出願人	591064003
				サン・マイクロシステムズ・インコーポレ
(22)出願日	平成7年(1995)3月	114日		ーテッド
				SUN MICROSYSTEMS, IN
(31)優先権主張番号	2 1 3 7 5 2			CORPORATED
(32)優先日	1994年3月14日			アメリカ合衆国 94043 カリフォルニア
(33)優先権主張国	米国(US)			州・マウンテンピュー・ガルシア アヴェ
				ニュウ・2550
			(72)発明者	マイケル・エス・ペンダー
				アメリカ合衆国 95006 カリフォルニア
			ļ	州・ボルダー クリーク・サンビーム ア
				ヴェニュ・155
•			(74)代理人	弁理士 山川 政樹
				最終頁に続く

(54) 【発明の名称】 PCMCIAインタフェース及びユーザ・アプリケーションとPCカードの間の通信を行う方法

## (57)【要約】

【目的】 システム・パスを有するホスト・コンピュータ用の移植性の高いPCMCIAインタフェースを提供する。

【構成】 ホスト・コンピュータはシステム・パスを有しており、UNIXオペレーティング・システムを実行するSPARCペースのコンピュータである。PCMCIAインタフェースはユーザ・アプリケーションをPCMCIAカードにアクセスさせる。PCMCIAインタフェースはソフトウェアおよびハードウェアの構成要素を含んでいる。ソフトウェア構成要素は、ハードウェア非依存部分とハードウェア依存部分を含んでいる。ソフトウェアを「C」 言語などの適切な高水準言語で実現することによって、ハードウェア依存部分を適合させるだけで、ソフトウェアを他のハードウェア・ブラットフォームに簡単に移植できる。



#### 【特許請求の範囲】

ホスト・コンピュータで稼動しているユ 【請求項1】 ーザ・アプリケーションとPCカードの間の通信をもた らすPCMCIAインタフェースにおいて、

前記ユーザ・アプリケーションからの外部PCMCIA アクセス要求を処理して、対応する内部PCMCIAア クセス要求を生成するハードウェア非依存ネクサスと、

そのハードウェア非依存ネクサスに結合され、前記内部 PCMCIAアクセス要求を処理し、対応するシステム ・パス信号をシステム・パスに発生させるハードウェア 依存ドライバと、

前記システム・バスと前記PCカードの間に結合され、 前記システム・パス信号を前記PCカードのためのPC カード信号に変換するPCMCIAアダプタとを備えて いることを特徴とするPCMCIAインタフェース。

【請求項2】 ホスト・コンピュータで稼動しているユ ーザ・アプリケーションとそのホスト・コンピュータの システム・バスに結合されたPCカードの間の通信を行 う方法において、

外部PCMCIAアクセス要求を処理し、

その外部PCMCIAアクセス要求に応じて内部PCM CIAアクセス要求を生成し、

その内部PCMCIAアクセス要求を処理し、

SNO内部PCMCIAアクセス要求に応じて前記シス テム・パス上にシステム・パス信号を発生し、

そのシステム・バス信号をそのシステム・バス信号に応 じたPCカード信号に変換するコンピュータで実現され たステップを備えていることを特徴とする方法。

【請求項3】 前記ユーザ・アプリケーションに対する 非送信間求レポートを生成するための通信チャネルを前 30 記PCカードにもたらすためのコンピュータで実現され たステップをさらに含んでいる間求項2に配載の方法。

【簡求項4】 前記PCカードからの情報タブルを解析 するためのコンピュータで実現されたステップをさらに 含んでいる請求項2に記載の方法。

【簡求項5】 ホスト・コンピュータのシステム・パス とPCカードの間をインタフェースするPCMCIAア ダプタにおいて、

前記PCカードに適合するためのPCMCIAソケット

前記システム・パスと前記PCMCIAカードの間で転 送される情報を格納するためのパッファと、

前記情報の転送を制御するためのコア論理とを備えてい ることを特徴とするPCMCIAアダプタ。

【請求項6】 前記システム・パスと前記PCMCIA ソケットの間への電力の印加および除去を行うスイッチ をさらに含んでいる請求項5に記載のPCMCIAアダ プタ。

【請求項7】 前記PCMCIAソケットに結合された

載のPCMCIAアダプタ。

【闘求項8】 前記PCカードから検索されたプート・ イメージによって前記ホスト・コンピュータをプートす るプートPROMをさらに含んでいる請求項5に記載の PCMCIAアダプタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はホスト・コンピュータと 周辺装置の間のインタフェースに関する。具体的にいえ ば、本発明はホスト・コンピュータとパーソナル・コン ピュータ・メモリ・カード国際協会 (PCMCIA: Pe rsonal Computer Memory Card International Associat ion) の周辺カードとの間のインタフェースに関する。 [0002]

【従来の技術】図1はスケーラブル・プロセッサ・アー キテクチャ (SPARC) ホスト・コンピュータ (SP ARCはSPARC International, Inc. の登録商標であ る) などの周知の非x86ペースのホスト・コンピュー タのハードウェア構成要素を示すプロック図である。ホ 20 スト・コンピュータ10はホスト中央演算処理装置(C PU) 20、メモリ・バス (M-バス) 35、ホスト・ メモリ30、ホスト・パス・コントローラ50、標準ホ スト・システム・パス55ならびにモニタ/キーポード /マウス41およびハード・ディスク装置42などの入 出力(I/O)装置を含んでいる。システム・パス55 はCPU20とI/O装置41、42を互いに接続し、 これらの間の通信を行う。ホスト・コンピュータの中に は、システム・パス55がSPARCベースのパスのも のもある。

【0003】図2は図1のホスト・コンピュータのソフ トウェア構成要素を示す図である。UNIXユーザ・ア プリケーション31はカーネル32およびハードウェア 依存ドライパ33を有するUNIXオペレーティング・ システム(O/S) 130と、システム・パス55に結 合されている (UNIXはNovell, Inc.の100%子会 社であるUNIX System Laboratories, Inc.の登録商標で ある)。システム・パス55はI/O装置41、42に 結合されている。 通常、ホスト・コンピュータ10が初 めて初期化されると、UNIX O/S130がホスト ・メモリ30にロードされ、コンピュータ10の電源が 落とされるまで、常駐するようになる。したがって、 I /O装置41、42に対応するI/Oデバイス・ドライ パ33がロードされ、ユーザ・アプリケーション31が カーネル32に対して適切な呼び出しを行うことによっ てI/O装置41、42にアクセスする。カーネル32 はアクセスをデバイス・ドライバ33、システム・バス 55を介して1/O装置41、42に通信する。

【0004】ホスト・コンピュータ10などのコンピュ ータの処理能力が高まったことに対応して、アプリケー DC-DCコンパータをさらに含んでいる請求項5に記 50 ション31などのユーザ・アプリケーションも複雑とな ある。

ってきた。その結果、システム・バス55に結合される 外部装置のもっとも一般的な形態である追加メモリ、大 容量記憶装置および通信装置に対する必要性が高まって きた。通常、外部メモリや大容量記憶装置をホスト・コ ンピュータ10に追加するには、プリント回路板(PC B) の形態をしたアダプタを、コンピュータ10のハウ ジング内に配置されている利用可能なシステム・パス・ スロットに挿入することを伴っている。システム・パス スロットに挿入されると、PCBはシステム・パス5 5に電気的に結合され、アダプタはしたがってホストC PU20と通信を行えるようになる。それ故、ホスト・ コンピュータ10に結合できる外部装置の最大数はコン ピュータ10内で利用できるシステム・パス・スロット の総数によって制限される。さらに、典型的な技術的素 養のないユーザはPCBの挿入や除去に関する訓練を受 けておらず、訓練を受けている技術系のユーザがこのよ うなグレードアップや変更を行う必要がある。

【0005】一方、IBMパーソナル・コンピュータな どのIntel x86ファミリーのマイクロプロセッ サをベースとした異なるハードウェア分野のコンピュー 夕において、外部装置を追加するための互換性および相 互操作性の両方を促進するためにPCMCIA仕様が作 成された (IntelはIntel Corporation の登録商標 であり、IBMはInternational Business Machines Co rporation の登録商標である)。典型的には、PCMC IAアダプタはPCMCIAカード (PCカード) を差 し込むためのソケットを備えており、ホスト・コンピュ ータ上で作動する関連したインタフェース・ソフトウェ アによって制御される。それ故、エンド・ユーザがPC カード様式で実現された広範囲に及ぶ各種の外部周辺装 30 置およびメモリ装置を、必要に応じ、x86ペースのホ スト・コンピュータに挿入したり、交換したりすること を簡単に行えるようになっている。

[0006] 当初、x86ペースのPCMC1Aインタ フェースは比較的高速なランダム・アクセス・メモリ (RAM) カードを対象として設計されたものであり、 それ故、アダプタとx86ペースのホスト・コンピュー タとの間の指定された読み書きプロトコルはメモリ・タ イプのアクセス操作に必要なものと同様なものであっ やハード・ディスク装置PCカードなどがある。最近、 PCMCIA仕様は拡張され、FAXモデム・カードな どの1/0タイプのデータ・アクセスを必要とするPC カードに適合するようになっている。

【0007】図3はISAパスやVESAパスなどのx 86ペースのコンピュータのシステム・パス用に特に設 計されたPCMCIAインタフェースを有するこのよう な従来技術のx86ペース・ホスト・コンピュータのソ フトウェアおよびハードウェア両方の構成要素を示すブ ロック図である。ソフトウェア構成要素にはユーザ・ア *50* 

プリケーション141、Microsoftのディスク ・オペレーティング・システム(DOS)、およびx8 6ペース・ハードウェア依存PCMCIAソフトウェア ・ドライバ143などがある(MicrosoftはMi crosoft Corporation の登録商標である)。ハードウェ ア構成要素にはx86ペース・システム・パス145、 一対のPCカード110、120を収納するための対応

する対のPCMCIAソケット147a、147bを有 するx86ペースPCMCIAアダプタ146などがあ る。x86ペースPCMCIAアダプタ用の従来技術の 集積回路 (IC) の2つの例はIntelの82365 SL PCカード・インタフェース・コントローラとC irrus LogicOCL-PD6710/20で

【0008】 ユーザ・アプリケーション141はまず標 **準化されたシステム・コールをDOS142に対して行** ってPCカード110または120にアクセスする。次 に、DOS142は適切なPCMCIA呼び出しをx8 6ペースPCMCIAソフトウェア・ドライバ143に 対して行って、アクセスをx86ペース・システム・バ ス145を介してPCMCIAアダプタ146に伝え る。バス145からアクセス要求を受け取ると、アダプ タ146はシステム・パス信号をPCカード110また は120に対する標準PCMCIA信号に変換する。 [0009]

【発明が解決しようとする課題】従来のPCMCIAイ ンタフェースに付随する問題の1つは、PCMCIA仕 様がDOS、MS-WindowsまたはOS/2など のオペレーティング・システムを作動させるIntel のx86ファミリーのマイクロプロセッサをペースとし たコンピュータ向けに本来開発されたものであることで ある (MS-Windows はMicrosoft Corporation の商標である)。したがって、PCMCIA仕様は全体 的に、あるいは部分的にx86アセンブラ言語でコーデ ィングされたソフトウェア・ドライバに合わせて最適化 されており、これらのドライバは非x86ペースのコン ピュータ・システム用に簡単に移植することはできな V).

【0010】UNIXやDOSなどのもっとも一般的な た。メモリを備えたPCカードにはRAM PCカード *40* オペレーティング・システムでの他の問題は、ホスト・ コンピュータの作動中にハードウェア装置のランダムな 接続除去を任意に行えるようにはこれらのオペレーティ ング・システムが設計されていないことである。従来 は、システムのプート時に、各デバイス・ドライバをポ ーリングして、対応するハードウェア装置が存在してい るかどうかを判定している。装置が除去されていたり、 作動しない場合には、デバイス・ドライバはホスト・コ ンピュータのメモリからアンロードされるか、あるいは メモリに残されたとしても、使用されなくなるかする。 この特に従来のオペレーティング・システムの特性によ

って、PCカードを安全に「ホット・プラギング」できなくなる。すなわち、ホスト・コンピュータの作動中にPCMCIAソケットに対するPCカードの挿入除去を行うことができない。

【0011】それ故、ソフトウェアおよびハードウェアのPCMCIA仕様を完全にサポートし、ホスト・コンピュータのバス・アーキテクチャ、プロセッサまたはオペレーティング・システムに無関係な移植性の高いPCMCIAインタフェースが必要である。このような移植性の高いPCMCIAインタフェースはSPARCなどのハードウェア・アーキテクチャやUNIXなどのオペレーティング・システムをベースとした他のホスト・コンピュータが、数が増加している標準PCカードを利用できるとともに、ホット・プラギングなどのPCMCIAの機能を完全にサポートするのを可能とするものである。

[0012]

【課題を解決するための手段】本発明はユーザ・アプリケーションをPCカードに結合するために、多くのホスト・コンピュータで作動できる移植性の高いPCMCIAインタフェースを提供する。

【0013】本発明において、ユーザ・アプリケーショ ンはホスト・システム・バスを有しているホスト・コン ピュータで作動する。PCMCIAインタフェースはソ フトウェアおよびハードウェア両方の構成要素を含んで いる。PCMCIAインタフェース・ソフトウェアはハ ードウェア非依存部分とハードウェア依存部分を含んで おり、ユーザ・アプリケーションとハードウェア非依存 部分の間には定義済みの外部インタフェースがある。外 部PCMCIAソフトウェア・インタフェースはPCM 30 CIAカード・サービスおよびソケット・サービスを、 基礎となるハードウェア、たとえばPCカードに透過的 な態様で、ユーザ・アプリケーションに提供する。さら に、PCMCIAインタフェース・ソフトウェアのハー ドウェア非依存部分とハードウェア依存部分との間には 定義済みの内部インタフェースがあり、ハードウェア依 存部分を適合させるだけで、PCMCIAインタフェー ス全体を他のホスト・コンピュータに簡単に移植できる ようになっている。

【0014】PCMCIAインタフェース・ハードウェ 40 アはシステム・パスに結合されたPCMCIAアダプタを含んでおり、アダプタはPCカードに適応する少なくとも1つのPCMCIAソケットを有している。ユーザ・アプリケーションはPCMCIA仕様によって指示されているとおりにPCカードとの間のすべてのデータの転送を開始する。ホスト・システム・バス互換PCMCIAアダプタはPCカードの属性メモリ・スペース、共通メモリ・スペースおよび1/Oスペースとの間の8ビット、16ビットおよび32ビットのデータ転送をサポートする。 50

6

【0015】実施例によっては、システム・バス電源とPCMCIAアダプタのPCMCIAソケットの間に電源スイッチ回路を追加することで、ホスト・コンピュータの電源を落とす必要なしに、PCカードをPCMCIAソケットに対して安全に挿入除去を行えるようになっている。オブションの5ポルトから12ポルトへのDC-DCコンパータが12ポルトの電源を必要とするPCカードに付加的な互換性をもたらす。

【0016】本発明のPCMCIAインタフェースは従 来技術に比較して多くの利点を有している。PCMCI Aインタフェース・ソフトウェアのハードウェア非依存 部分とハードウェア依存部分との間に定義済みの内部イ ンタフェースを設けることによって、システム・パス、 アダプタおよびPCカードの個々の特性がホスト・コン ピュータで作動するユーザ・アプリケーションにとって 透過性のものとなる。さらに、高水準プログラミング言 語でソフトウェアを実現することによって、ハードウェ ア依存部分を適合させるだけで、PCMCIAインタフ ェース・ソフトウェア全体を異なるオペレーティング・ システムおよびハードウェア・アーキテクチャを有する 他のホスト・コンピュータに移植することができる。し たがって、本発明のPCMCIAインタフェースは他の ホスト・コンピュータに簡単に移植できるハードウェア およびソフトウェアのソリューションを提供する。

【0017】本発明のシステムの目的、特徴および利点は以下の説明より明らかとなろう。

[0018]

【実施例】図4には、本発明のPCMCIAアダプタに結合されたスケーラブル・プロセッサ・アーキテクチャ(SPARC)ペースのホスト・コンピュータが示されている。SPARCコンピュータ・アーキテクチャの詳細については、SPARC International, Menlo Park, Californiaから入手可能なSPARC Architecture Manual, Version 8, 1992 を参照されたい。SPARCペースのホスト・コンピュータ10の作動は周知であるから、本明細書では詳細な説明を行わない。

【0019】本発明の1実施例によれば、ホスト・コンピュータ10はシステム・バス55を介してPCMCIAアダプタ100に結合されている。アダプタ100はPCカードの対110、120を収納するための対応するPCMCIAソケットの対107、108を有している。PCカード110、120はPCMCIAソケット107、108内に配置された対応する対となっている68ピン・コネクタを介してアダプタ100に挿入される。

【0020】アダプタ100が各種の物理的構成をとり うることに留意すべきである。たとえば、デスクトップ ・コンピュータ用の1実施例において、アダプタ100 は周辺プリント回路板(PCB)に実装された特定用途 50 向け集積回路(ASIC)を含んでおり、PCBはシス テム・パス55内の物理的スロットを占有している。電 気ケーブルがASICをPCMCIAソケット107、 108に接続する。パームトップ・コンピュータ用の他 の実施例において、アダプタ100はCPU20ととも にメインPCB上におかれたASICを含んでいる。電 気ケーブルがASICを、パームトップ・コンピュータ のハウジングに取り付けられたPCMCIAソケット1 07、108に接続する。あるいは、PCMCIAソケ ット107、108をASICおよびCPU20ととも に、デスクトップまたはラップトップ・コンピュータの 10 メインPCBに取り付け、これによって、相互接続電気 ケーブルを不必要とする。他の実施例および改変形も可 能であり、これらは本明細書の開示から当分野の技術者 に明らかとなろう。

【0021】ホスト・コンピュータ10で稼動し、PC MCIAアダプタ100を制御するPCMCIAインタ フェース・ソフトウェア・ドライバの作動を説明するた めに、主としてPCカード110およびこれに関連する ハードウェアおよびソフトウェア・ドライバを参照す る。PCカード110、120の両方がそれぞれPCM CIAソケット107、108に電気的および物理的に 結合されているので、第1のPCカード110に関する ソフトウェア・ドライバおよびアダプタ100の説明は 同じように第2のPCカード120に適用できる。

【0022】本実施例において、図5のブロック図に示 すように、UNIXカーネル32およびデバイス・ドラ イバ33を含んでいるUNIXオペレーティング・シス テム135は、PCMCIAインタフェース・ソフトウ ェア・ドライバ34も含んでいる。UNIX互換ユーザ ・アプリケーション31はPCMCIAインタフェース 30 ・ソフトウェア・ドライバ34、システム・パス55お よびアダプタ100を介してPCカード100にアクセ スする。ソフトウェア・ドライバ34はハードウェア非 依存部分34aおよびハードウェア依存部分34bを含 んでいる。

【0023】インタフェース・ソフトウェア・ドライバ 3 4 はC 言語などの適当な高水準プログラミング言語で コーディングされており、ソース・コードをハードウェ ア依存部分34 bに合わせて変更し、ドライパ34を再 コンパイルするだけで、ドライバ34のソース・コード 40 を簡単に他のホスト・コンピュータ・プラットフォーム に移植することが可能となっている。他に考えられるホ スト・コンピュータの例としては、x86マイクロプロ セッサ・ペースのコンピュータのUNIXオペレーティ ング・システムがある。ホスト・コンピュータ・プラッ トフォームの他の変形および改変形は、当分野の技術者 にとって明らかなものであろう。

【0024】図6はPCMCIAインタフェース・ソフ トウェア・ドライバ34の詳細を示すプロック図であ

・ドライバ260、270、PCMCIAネクサス・ド ライパ210、イベント・マネージャ230およびカー ド・サービス層220を含んでいる。ハードウェア依存 部分34bは、アダプタ100を制御するためのシステ ム・パス互換PCMCIAアダプタ・ドライバ250を 備えている。ハードウェア非依存ネクサス・ドライバ2 10とハードウェア依存システム・パス互換アダプタ・ ドライバ250の間の内部インタフェース250を、本 発明の1 態様にしたがって明確に定義することにより、 インタフェース・ソフトウェア・ドライバ34のハード ウェア依存部分34bを適合させるだけで、PCMCI Aインタフェース全体を異なるホスト・コンピュータ・ プラットフォームに有利に移植することができる。

【0025】ユーザ・アプリケーション31がPCカー ド110にアクセスを開始する前に、PCMCIAイン タフェース・ソフトウェア・ドライパ34をまずホスト ・メモリ30にロードしなければならない。ソフトウェ ア・ドライバ34の各種の部分のローディングは、ホス ト・コンピュータ10の初期化中に達成される。PCM CIAネクサス・ドライバ210がまずロードされる と、ネクサス・ドライバ210は構成ファイルに格納さ れている使用可能なすべてのアダプタ・ドライバのリス トを探索し、各アダプタ・ドライバを構成ファイルにロ ードしようと試みる。特定のアダプタ・ドライバ、たと えば、アダプタ・ドライバ250が正常にロードされる たびに、ネクサス・ドライバ210は各ドライバ、たと えば、アダプタ・ドライバ250に関連する対応したド ライバ装置構造体、たとえば構造体251を探し出す。 アダプタ・ドライバ250は次いで、対応するドライバ 装置構造体251に対するポインタを保存する。

【0026】次に、PCMCIAネクサス・ドライバ2 10はPCMCIAアダプタ・ドライパ250を照会し て、その基本アダプタ特性を取得し、PCMCIAソケ ット107、108を利用可能な論理ソケットのリスト に追加する。ネクサス・ドライバ210は次いで、論理 ソケット・リストをカード・サービス層220ヘエクス ポートする。したがって、カード・サービス層220は ネクサス・ドライパ210とアダプタ・ドライパ250 の間におかれているハードウェア非依存ソフトウェア・ インタフェース215にアクセスし、カード・サービス **層220がハードウェアに依存しない態様でアダプタ1** 00およびPCMCIAソケット107のリソースを制 御し、管理することを可能とする。ネクサス・ドライバ 210は同じ論理ソケット・リストをアダプタ・ドライ パ250にもエクスポートし、カード・サービス層22 0とアダプタ・ドライバ250の間に1対1の論理ソケ ット通信チャネルを確立する。

【0027】カード・サービス層220はカード情報構 造体(CIS)インタプリタ220aも含んでおり、こ る。ハードウェア非依存部分34aは一対のPCカード 50 のインタプリタはPCカード110に自動識別情報をそ のCISに維持するよう要求することによって、PCカ ード110がホスト・コンピュータのアーキテクチャや オペレーティング・システムに関係なく自動識別を行う ことを可能とする。CISはPCカード110の属性メ モリ・スペースに格納され、タブルという可変長要素の 単一リンク・リストで構成されている。インタブリタ2 20aはタブル・パーサであり、すべてのタブル情報の 処理を担当する。したがって、PCカード・ドライバ2 60はタプル構文解析コードを必要としない。

[0028] 本実施例において、各タプルは長さが1バ 10 イトであり、最大256個のタプルがPCカード110 のCISに格納される。タブルがインタブリタ220 a によって構文解析され、認識されると、インタブリタ2 20aはPCカード110からのタプル・データをイン タプリタ・リンク・リスト220bのタブル項目にコピ ーさせる。逆に、インタプリタ220aがタプルを認識 しない場合には、タブルが認識されないこと、およびP Cカード110からのタブル・データをインタブリタ・ リンク・リスト220bのタプル項目にコピーすべきで はないことを示すフラグがセットされる。PCカード1 10のCISの構文解析が正常に行われると、リンク・ リスト220bはPCカード110の構成パラメータ、 たとえば、PCカードのタイプ、メモリ容量およびアク セス速度などを含む。その後、カード・サービス層22 0はリンク・リスト220bを使用して、PCカード・ ドライパ260からのカード・サービス要求を処理す

【0029】実施例によっては、PCMCIAネクサス ・ドライバ210がアダプタ・ドライバ250とその私 用インタフェース215をPCカード・ドライパ260 にエクスポートしないものもある。カード・サービス層 220とPCMCIAネクサス・ドライバ210の間の インタフェース225も私用である。たとえば、PCカ ード・ドライバ260はPCMCIAネクサス・ドライ パ210に対する直接呼出しを行わない。その代わり、 ユーザ・アプリケーション31がPCカード110にア クセスするたびに、PCMCIAネクサス・ドライバ2 10宛のPCカード・ドライバ260に対するすべての 呼出しが、カード・サービス層220を介して行われる ことになる。したがって、カード・サービス層220は 40 PCカード・ドライバ260に、要求された機能に基づ く可変引数リストとの単一の入口点をもたらす。

【0030】次に、PCMCIAが指定したイベント・ コールバック機能をサポートするために、イベント・マ ネージャ230が個別のSTREAMSとしてロードさ れ、ネクサス・ドライバ210がPCカードの挿入/除 去 (ホット・プラギング) などのPCMCIAイベント をユーザ・アプリケーション31に伝えることを可能と する。 (STREAMSはプロセスとデバイス・ドライ パの間のUNIXの全二重接続である。) それ故、ネク 50 を使用して、ネクサス・ドライバ210を探し、これに

10

サス・ドライバ210は効率のよいイベント・コールバ ック機構をユーザ・アプリケーション31に提供し、イ ベント・マネージャ230はイベントを監視し、アダプ タ・ドライバ250によってアダプタ100とPCカー ド110の両方を管理する。利用可能なPCカードの数 によって、ユーザ・アプリケーション31がすべての可 能なPCMCIAカードの対するポーリングを行うこと を非実際的で、効率の悪いものとするため、イベント・ マネージャ230は効率のよい解決策である。さらに重 要なのは、イベント・マネージャ230がユーザ・アプ リケーション31への非送信請求フィードパックのため のPCMCIA指定のチャネルを実現するための単一の 機構(通常、UNIXではサポートされていない)をも たらすことである。

[0031] たとえば、PCカード110のPCMCI Aソケット107への挿入が成功した場合、ネクサス・ ドライバ210はアダプタ・ドライバ250から「カー ド挿入」イベント通知を受け取り、ネクサス・ドライバ 2 1 0 がどのタイプのP Cカードがソケット107に入 っているのかを追跡できるようにする。その後、対応す るPCカード・ドライバ、たとえば、ドライバ260が ロードされ、ネクサス・ドライパ210が対応するドラ イバ装置構造体、たとえば構造体251を更新し、これ によってPCMCIAソケット107とPCカード11 0の間のアソシエーションを形成する。このイベント・ コールバック機能をサポートするためのPCMCIAイ ンタフェース・ハードウェアについての検討は、アダプ タ100のハードウェアについての以下の説明で行う。

【0032】PCMCIAインタフェース・ソフトウェ ア・ドライバ34のローディングおよび初期化が完了す ると、ユーザ・アプリケーション31はアダプタ100 およびPCカード110にアクセスする。図7は本発明 によるホスト・コンピュータ10で稼動しているユーザ ·アプリケーション31によるPCカード110のアク セスを説明するための流れ図である。

【0033】まず、ユーザ・アプリケーション31はP Cカード・ドライバ260に対して外部ハードウェア非 依存PCMCIA呼出しを行う。カード・ドライバ26 0 は適切なカード・サービスをカード・サービス層 2 2 0に要求することによって応答する。カード・サービス 層220はPCカード・ドライバ260からのすべての カード・サービス要求を処理し、適切な呼出しをPCM CIAネクサス・ドライパ210に対して行う。PCカ ード・ドライバ260はカード・サービス層220にP Cカード・ドライパのデパイス情報ポインタ(DIP) に対するポインタを与え、これによってPCカード11 0を一意に識別し、PCカード・ドライバ260の親プ ロセス、すなわちネクサス・ドライパ210に対する経 路を与える。カード・サービス層220は次いでDIP

対して適切な呼出しを行う。このような呼出しには、ア ダプタ・ドライバ250によって提供されるソケット・ サービス宛のアダプタ・ハードウェア構成要求がある。

【0034】カード・サービス層220からの適切な呼 出しに応答して、ネクサス・ドライバ210はPCMC IAアダプタ・ドライバ250に対する対応した内部ハ ードウェア非依存ソフトウェア呼出しを生成する。ハー ドウェア依存アダプタ・ドライバ250は、次いで、内 部ソフトウェア呼出しをアダプタ100用の適切なシス テム・バス信号に変換する。アダプタ100はその後、 PCMCIAソケット107にあるPCカード110に 対する適切なPCMCIAカード信号を生成する。

【0.035】要約すると、ユーザ・アプリケーション3 1はハードウェア非依存外部PCMCIA呼出しの形態 の要求を、PCMCIAインタフェース・ソフトウェア ・ドライバ34に伝えることによって、PCカード11 0とのデータ・アクセスを開始する。次いで、ホスト・ メモリ30に常駐しているソフトウェア・ドライバ34 が外部PCMCIA呼出しを受け取り、適切な依存アダ プタ固有信号をシステム・バス55でアサートさせる。 ユーザ・アプリケーション31からのアクセス要求を適 切なシステム・パス信号に変換する際のインタフェース ・ソフトウェア・ドライバ34の各種の部分がもたらす 作助およびサービスを説明してきたが、以下ではPCM CIAインタフェース・ハードウェア、すなわちアダプ タ100およびPCカード110の作動を詳細に説明す る。

【0036】図8に示すような実施例において、PCM CIAアダプタ100はホスト・パス・インタフェース ・バッファ101、アダプタ・コア論理102、および 30 カード・インタフェース・パッファ103を有する特定 用途向けIC(ASIC) 100aを含んでいる。アダ プタ100は電源スイッチ105、PROM106、お よび一対のPCMCIAソケット107、108も含ん でいる。PROM106はオープン・ブートPROM (OBP) で、標準的なブートROM機能をホスト・コ ンピュータ10に与える。

【0037】図9はPCカード110、120の各々に 割り振られた、すなわち、6メガパイトのアドレス・ス ペースがPCカード110、120専用となっているホ 40 スト・メモリ30の3メガパイトのシステム・パス・ス ペースを示すアドレス・マップである。

【0038】本実施例において、メモリ30のアドレス ・スペース O ないしFFFFFhおよび 3 FFFFFh ないし4FFFFFhはそれぞれPROM106ならび に制御および状況レジスタ (CSR) 102aの内容へ のアクセス用に予約されている。PCMCIA仕様は最 大各64メガバイトの属性メモリ・スペース、共通メモ リ・スペースおよび I /Oメモリ・スペースもサポート している。しかしながら、PCカード110の前述の実 50 10のバイト、ハーフワード(16ピット)およびワー

12

施例においては、各1メガバイトのシステム・バス・ア ドレス・スペースだけが属性メモリ・スペース、共通メ モリ・スペースおよび1/Oメモリ・スペースに予約さ れている。したがって、システム・パス・アドレス・ス ペースを指定されたPCMCIAアドレス・スペースに 転置するためのアドレス・マッピングが必要となる。ア ダプタ100の8メガバイトのアドレス・スペースに対 するアドレス・マップは、PROM106に格納されて いる。

【0039】CSR102aはアダプタ100を各種の タイプのPCカードとともに作動するように構成するパ ラメータを格納するために使用される。 CSR102a は64メガパイトのPCカード・アドレス・スペースの 各々に各1メガバイトのシステム・バス・アドレス・ス ペースをマッピングするのに必要なアドレス・オフセッ ト・テーブルも収納している。これらのアドレス・オフ セット・テーブル値は特定のPCカード、たとえば、F **AXモデム・カード、RAMメモリ・カード、あるいは** ウィンチェスタ・ディスク装置カードに合うようにホス ト・コンピュータ10によって変更できるものである。 CSR102aに格納されている構成パラメータにはP Cカードのデータ・アクセス速度があり、この速度はカ ードの機能によって比較的低速なモデム・カードから比 較的高速なRAMカードまでの範囲で変化できるもので ある。

【0040】図10はユーザ・アプリケーション31に よるPCカードの読み取りおよび書込みアクセスに応じ た、システム・パス55における従来のPCMCIAの **読取りおよび 啓込みアクセス・サイクルを説明するため** の2つのタイミング図を示す。データ転送がPCMC I A仕様パージョン2. 1で規定されているようにユーザ ・アプリケーション31によって開始されることに留意 されたい。たとえば、PCカード110の読取りアクセ スに応じて、アダプタ100はPCMCIAソケット1 07のカード・アドレス・ラインADDRとカード・イ ネーブル・ラインCE・(・は信号が活動時に低であるこ とを示す。以下同じ)をアサートする。アダプタ100 は次いで、カード・アドレス・ラインADDRによって 示される位置におけるPCカード110の読取りアクセ スを示す出力イネーブル信号OE・をアサートする。特 定の時間(すなわち、PCカードの読取りアクセス時 間)の後、PCカード110は要求されたデータをカー ド・データ・ラインDATAへ送る。同様に、PCカー ド110の鸖込みアクセスに応じて、アダプタ100は カード・データ・ラインDATA、カード・アドレス・ ラインADDRおよびカード・イネーブル・ラインCE をアサートし、その後、カード告込みイネーブル・ラ インWEがアサートされる。

【0041】本発明の1実施例によれば、PCカード1

ド(32ビット)のデータ・アクセスをサポートする。 PCMCIAソケット107がサポートできるのが16 ビットのデータ転送だけであるから、サイズ調整はPC カード110の外部で行われる。アダプタ100の前述 の実施例はいかなるデータ・パッキングも行わない(す なわち、単一のシステム・パス読取り要求に応じて、ア ダプタ100はカード110に対する複数の読取りアク セスを発生しない)が、当分野の技術者であれば、ホスト・コンピュータ10によるサイズ調整を必要とせず に、16ビットよりも大きいワード長のデータ・アクセ 10 スをサポートしているアダプタ100の他の実施例に、 作動の原理を拡張することができよう。

【0042】 さらに、カード1100属性メモリ・スペースまたは I / O メモリ・スペースで、アクセスが開始された場合、カード・メモリ選択ラインC0 REG・が低にアサートされる。逆に、アクセスが共通メモリ・スペースで開始された場合、カード・メモリ選択ラインC0 REG・が高であるとアサートされる。

【0043】図11のタイミング図を参照すると、アダ プタ100を介してPCカード110の属性メモリ・ス 20 ペースまたは共通メモリ・スペースのコンピュータ10 によって開始されたバイト幅の読取りが示されている。 まず、制御および状況レジスタ102aの対応するウィ ンドウ制御レジスタに格納されている基本アドレス値B ASE、およびシステム・パス・アドレス・ラインSB \_\_PAのオフセット・アドレス値がカード・アドレス・ ラインC0\_Aに出され、これによってシステム・パス ・アドレスがPCカード・アドレスにマップされる。次 に、カード出力イネーブル・ラインC0\_\_CE\* が低に アサートされる。 L+1クロック・サイクル (Lはウィ ンドウ制御レジスタに格納されているCommand\_Strobe\_D elay値CMDDLYである)後、カード出力イネーブル ·ラインCO\_CE'(図11ではCO\_RDCMD' で示されている)が低にアサートされる。選択されたP Cカード、すなわちPCカード110は次いで要求され たメモリ・データ・バイトを内部で検索し、データ値を カード・データ・ラインC0\_Dに出す。

【0044】他のM+1クロック・サイクル(ただし、Mはウィンドウ制御レジスタに格納されているCommand\_Strobe\_Length 値CMDLNGである)の後、カード・40データ・ラインC0\_D上のデータ・バイト値がアダプタ100によってラッチされ、カード出力イネーブル・ラインC0\_RDCMD・はアサート解除される。1クロック後、カード出力イネーブル・ラインC0\_CE・がアサート解除される。最後に、アダプタ100はシステム・バス・ラインSB\_ACK・のバイト「ACK」をホスト・コンピュータ10に対してアサートし、ラッチされているデータ・バイトをさらに1クロック・サイクル後にシステム・バス・データ・ラインSB\_DATAに送り、これによってバイト幅の読取りサイクルを完50

了する。

【0045】 PCカード110のハーフワード幅の属性 または共通メモリの読取りは次の通りである。まず、ウ ィンドウ制御レジスタのBASE値がカード・アドレス ・ラインC0\_Aに印加され、システム・パス・アドレ ス・ラインSB\_\_ P A のオフセット・アドレス値がカー ド・アドレス・ラインCO\_Aに印加され、カード・イ ネーブル・ラインC0\_CE'が低にアサートされる。 L+1クロック・サイクル後、カード出力イネーブル・ ラインCO\_CE'(図11では、CO\_RDCMD' で示されている)が低にアサートされる。選択されたP Cカード110が次いで、対応するメモリ・データ・バ イトをカード・データ・ラインCO\_Dに出す。M+1 クロック・サイクル後、カード・データ・ラインC 0 \_\_ Dの有効なデータ・パイトがアダプタ100にラッチさ れ、カード・イネーブル・ラインC0\_\_CE\* (С0\_\_ RDCMD'参照)が次いでアサート解除される。1ク ロック・サイクル後、カード・イネーブル・ラインCO \_CE'がアサート解除される。アダプタ100はシス テム・パス・ラインSB\_ACK\* に対してハーフワー ドのACKをアサートし、ラッチされているデータ・バ イトをシステム・パス・データ・ラインSB\_\_DATA とパイト・スワップさせ、これによってハーフワードの 読取りサイクルを完了する。

14

【0046】PCカード110のワード幅の属性または 共通メモリ・スペースの読取りは、ホスト・コンピュータ10に対してハーフワードのACKをアサートすると ころまで、ハーフワードの誘取りアクセスと同様である。システム・パス55のハーフワードACKはホスト・コンピュータ10に、ワード読取りにはサイズ調整が 必要なことを知らせる。したがって、コンピュータ10 はシステム・パス55を介して他のアクセスを開始して、データの希望するワードの後半のハーフワードを読みとる必要がある。第2のハーフワードの第2の読取り サイクルは同じ態様で行われるが、システム・パス・アドレス・ラインSB\_PA[1]の値ならびにカード・アドレス・ラインC0\_A[1]の値が両方とも「0」ではなく「1」になっており、したがって、データの適切な次のハーフワードが取り出される点が異なっている

【0047】前述したように、PCMCIA仕様は本来、外部RAMメモリ・カード用に開発されたものである。しかしながら、他の低速な記憶媒体、たとえば、ハード・ディスク装置が物理的に小さくなり、PCMCIAの形状係数に合うようになったため、PCMCIA仕様を拡張し、他の作動モードをサポートする、すなわち、「WAIT」機能を使用してPCカード110にアクセスすることが必要となった。本実施例においては、WAIT機能により、アダプタ100に図12に示すようにカード待機信号C0\_WAIT・をアサートするこ

とによって、低速なPCカード110がアクセスに応答 するのに遅くなってもよいようにさせることができる。

【0048】ホスト・コンピュータ10がPCカード1 10に対して、カード待機ラインC0\_WAIT'を利 用する読取りアクセスを開始した場合(wait\_request ピットWAITREQはウィンドウ制御レジスタで使用 可能とされる)、システム・パス・アドレス・ラインS B\_PAのBASE値およびオフセット・アドレス値が カード・アドレス・ラインCO\_Aに印加され、カード ・イネーブル・ラインCO\_CE・は低にアサートされ 10 る。 L+1クロック・サイクル後、カード出力イネープ ル・ラインCO\_OE'(図12では、CO\_RDCM D'で示されている) が低にアサートされる。

【0049】M+N+2クロック・サイクル(Nはウィ ンドウ制御レジスタのWait\_Delay値WAITDLYに等 しい)後、アダプタ100はカード待機ラインC0\_W AIT'をサンプルする。カード待機ラインC0\_WA IT・がアサートされている場合、PCカード110は メモリ・アクセスを完了するのに遅延を必要とする。P IT・を最長12マイクロ秒の間アサートしておくこと ができる。カード待機ラインCO\_WAIT'の立ち上 がり角がホスト・コンピュータ10のシステム・クロッ クに関して非同期であるから、PCカード110がカー ド待機ラインC0\_WAIT をアサート解除すると、 アダプタ100は入来カード待機ラインC0\_WAIT \* を同期させなければならない。

【0050】次に、PCカード110は要求されたメモ リ・データ・パイトをカード・データラインC0\_Dに 対してアサートしてから、カード待機ラインC0\_WA 30 IT・ をアサート解除する。アダプタ100はデータを ラッチし、カード出力イネープル・ラインC0\_OE\* (図10のC0\_RDCMD\*参照) をアサート解除す る。1クロック・サイクル後、カード・イネーブル・ラ インC0\_СЕ がアサート解除される。最後に、アダ プタ100はシステム・パス・ラインSB\_ACK'に 「ACK」をアサートし、1クロック・サイクル後に、 ラッチされたデータをシステム・パス・データ・ライン SB\_DATAに出す。

【0051】PCカード110の非待機パイト1/0號 40 取りアクセスは上述の属性または共通メモリのパイト読 取りのものと同様であるが、カード出力イネーブル・ラ インC0\_OE'ではなく、カードI/Oレディ・ライ ンC0\_IORD'(図10では、C0\_RDCMD' で示されている)が低にアサートされる点が異なってい る。同様に、ハーフワードI/O読取りアクセスは属性 または共通メモリのハーフワード読取りの場合と同様に 開始されるが、カード・ラインCO\_IORD\*(CO **\_\_RDCMD・参照)がカード・イネーブル・ラインC** 0\_OE'の代わりに使用される点が異なっている。

16

【0052】PCカード110が16ピットI/Oアク セスを行える場合、カード110は読取りアクセス中に カードI/O\_is\_16\_bitラインIOIS16 (図示せず) を低にアサートし、データの両方のパイト がカード・データ・ラインC0\_Dに出される。 すなわ ち、すべての16ビット・データ・ラインが有効とな る。アダプタ100は次いで、システム・バス・ライン SB\_ACK を介してホスト・コンピュータ10にハ ーフワードACKを出し、1クロック・サイクル後に、 ラッチされたデータをパイト・スワップして、システム ・パス・データ・ラインSB\_DATAに出す。

【0053】逆に、PCカード110に行えるのがパイ ト・サイズのI/O読取りアクセスだけである場合に は、カード110は読取りアクセス中にカード・ライン IOIS16°を低にアサートせず、カード・データ・ ラインC0\_Dの応答している8ピットに出されるデー タ・バイトだけが有効となる。次に、アダプタ100は システム・パス・ラインSB\_ACK\* を介してホスト ・コンピュータ10にパイトACKをアサートし、これ CMCIA仕様によれば、カード待機ラインCO\_WA 20 によってハーフワードI/Oアクセスにサイズ調整が必 要なことを示す。ホスト・コンピュータ10は次いで、 システム・パス55で他のアクセスを開始し、ハーフワ ードI/Oアクセスを完了するために第2のバイトを読 みとる。

> 【0054】WAIT機能を使用したPCカード110 のI/O読取りも、WAIT機能を使用した属性または 共通メモリの読取りアクセスと同様であるが、カード・ ラインC0\_OE'ではなく、カード1/Oレディ・ラ インC0\_IORD'(図10では、C0\_RDCMD' で示されている)が低にアサートされる点が異なって いる。PCMCIA仕様は読取りアクセスの開始と終了 の間に最長12マイクロ秒の遅延を認めている。しかし ながら、カード・ラインC0\_WAIT・を使用して読 取りアクセスの完了を12マイクロ秒以上に遅らせるこ とができるが、アダプタ100がシステム・パス55に おいて分割読取りをサポートしている必要がある。読取 りがシステム・パス55でホスト・コンピュータ10に よって開始されると、カード待機ラインCO\_WAIT がPCカード110によってアサートされるまでに夕 イムアウトが発生した場合、再実行ACKがアダプタ1 00によってアサートされる。システム・パス55にお けるホスト・コンピュータ10による以降の読取り再試 行中に、分割競取りアクセスは完了する。次に、PCカ ード110はカード待機ラインC0\_WAIT・をアサ ート解除し、読取りデータがシステム・パス・データ・ ラインSB\_DATAに出される。

【0055】逆に、PCカード110がカード待機ライ ンC0\_WAIT\*をアサートしたが、読取りアクセス サイクル中に20マイクロ秒以内にアサート解除しな 50 かった場合、アダプタ100は読取りアクセス・サイク

ルを終了し、システム・バス55に割込みを行う。この 割込みはホスト・コンピュータ10にWAITタイムア ウトが発生したことを通知する。

【0056】本発明のこの実施例によれば、図13のタイミング図で示すように、アダプタ100はPCカード110に対する非WAITバイト、ハーフワード、およびワード・データ普込みアクセスもサポートする。アダプタ100はシステム・バス55との、ハーフワードACKを使用したワード・サイズ書込みアクセスに対してホスト・コンピュータ10によって外部サイズ調整の行10われる16ピット幅のデータ・インタフェースを有している。上述したように、コンピュータ10が属性または共通メモリ、あるいはI/Oアドレス・スペースで書込みアクセスを開始した場合、カード選択ラインC0\_REG・が低にアサートされる。

【0057】PCカード110の属性または共通メモリ のパイト書込みがコンピュータ10によって開始された 場合、システム・バス・アドレス・ラインSB\_PAか らのBASEアドレス値およびオフセット・アドレス値 が、カード・アドレス・ラインCO\_\_Aに出され、シス テム・パス・データ・ラインSB\_DATAのデータ値 がカード・データ・ラインC0\_Dに送られ、カード出 カイネーブル・ラインCO CE が低にアサートされ る。次に、アダプタ100はパイトACKをアサート し、これによってシステム・パス55における魯込みサ イクルを終了する。 L+1クロック・サイクル後、カー ド魯込みイネーブル・ラインC0\_WE・(図11で は、CO\_WRCMD'で示す)が低にアサートされ る。M+1クロック・サイクル後、カード啓込みイネー ブル・ラインCO\_WE・が低であることからアサート 30 解除される。P+1クロック・サイクル (PはRecovery \_delay値RECDLYに等しい)後、カード出力イネー ブル・ラインC0\_\_CE・がアサート解除される。

【0058】属性または共通メモリのハーフワード(1 6 ピット) 幅の冉込みが開始されると、システム・パス ・アドレス・ラインSB\_PAのBASEアドレス値と オフセット値がカード・アドレス・ラインC0\_Aに出 され、システム・パス・データ・ラインSB\_\_DATA のデータ値がパイト・スワップされてから、カード・デ ータ・ラインC0\_Dに出され、カード・イネーブル・ ラインCO CE が低にアサートされる。次に、アダ プタ100はシステム・パス・ラインSB\_ACK・の ハーフワードACKをアサートし、これによってシステ ム・パス55における啓込みサイクルを終了する。 L+ 1クロック・サイクル後、カード費込みイネーブル・ラ インCO WE'(図13では、CO\_WRCMD'で 示す) が低にアサートされる。M+1クロック・サイク ル後、カード售込みイネーブル・ラインC0\_WE・が アサート解除される。最後に、P+1クロック・サイク ル後、カード・イネーブル・ラインCO\_CE\* がアサ 50 18

ート解除される。

【0059】属性/メモリのワード・サイズの書込みを開始するのに必要なイベントの順序は、PCカード110のハーフワード書込みのものと同様である。相違はアダプタ100がシステム・バス告込みサイクルを終了するハーフワードACKをアサートし、これによってホスト・コンピュータ10にワード・サイズの書込みアクセスを完了するにはサイズ調整が必要であると通知することである。コンピュータ10はシステム・バス55によってデータの第2のハーフワードの書込みを開始することによって応答する。

【0060】図12のタイミング図を参照すると、アダプタ100はWAIT機能を使用したPCカード110の属性または共通メモリに対するデータ書込みアクセスもサポートしている。カード待機ラインC0\_WAIT・を利用する書込みアクセスがPCカード110で開始されると、システム・パス・ラインSB\_PAのBASEアドレス値およびオフセット・アドレス値がカード・アドレス・ラインC0\_Aに出され、システム・パス・データ・ラインC0\_Dに送られ、カード・イネーブル信号C0\_CE・が低にアサートされる。アダプタ100は次いで、適切なACK、すなわちパイト書込みのパイトACKおよびハーフワードまたはワード書込みのハーフワードACKを送り、これによってシステム・バス書込みサイクルを終了する。

【0061】 L+1クロック・サイクル後、カード・イネーブル・ラインCO\_WE・(図12では、CO\_WRCMD・で示す)が低にアサートされる。M+N+2クロック・サイクル後、カード待機ラインCO\_WAIT・がサンブルされる。カード待機ラインCO\_WAIT・が「0」であれば、カード110はメモリ・アクセスの完了時の遅延を要求している。上述したように、PCMCIA仕様では12マイクロ秒という最長待機期間が認められている。PCカード110がカード待機ラインCO\_WAIT・をアサート解除すると、アダプタ100がカード番込みイネーブル・ラインC0\_WE・(C0\_WRCMD・参照)をアサート解除する。P+1クロック・サイクル後、カード・イネーブル・ラインC0 CE・はアサート解除される。

【0062】本実施例において、アダプタ100は図15のタイミング図に示すように、パイト・サイズ調整によるPCカード110の非WAIT I/O費込みアクセスもサポートしている。PCカード110のパイト1/O費込みアクセスは属性または共通メモリのパイト費込みと同様であるが、カード費込みイネーブル・ラインC0\_WE・の代わりにカードI/O費込みラインC0\_10WR・(図15では、C0\_WRCMD・で示す)がアサートされる点が異なっている。同様に、PCカード110のハーフI/O費込みアクセスは属性また

は共通メモリのハーフワード售込みと同様に開始される が、カード 魯込みイネーブル・ライン С 0 \_\_W E・の代 わりにカードI/O書込みラインCO\_IOWR\*(C 0\_WRCMD'参照)がアサートされる点が異なって いる。

【0063】上述したように、PCMCIA共通アドレ ス・スペースのペースにある作動構成レジスタに、該当 するカード情報構造体(CIS)をロードすることによ って、PCカード110が1/〇タイプの作動に合わせ て構成される。 I / Oアクセス・プロトコルは共通メモ 10 リ・アクセス・プロトコルと同様であるが、カード・イ ネーブル・ラインC0\_\_CE\*とC0\_\_WE\*(それぞ れ、図11および図13では、C0\_RDCMD\*およ びC0\_WRCMD・で示す)の代わりに、カードI/ OラインCO\_IORD (図11では、CO\_RDC MD'で示す) とC0\_IOWR' (図15参照) がそ れぞれハンドシェークに使用される点が異なっている。

【0064】図15に戻ると、PCカード110はカー ド・ラインIOIS16・ を低にアサートし (図示せ ず)、カード110が16ビット幅の書込みも実行でき 20 ることを示す。これに応じて、アダプタ100はカード ·イネーブル・ラインC0\_CE1\* を低にアサートし て、カード・データ・ラインCO\_Dに出されたデータ の両方のパイトがPCカード110に書き込まれるよう にする。

【0065】逆に、PCカード110がラインIOIS 16 (図示せず) を低にアサートしない場合、すなわ ち、PCカード110が16ビットI/O鸖込みを行え ない場合、カード・イネーブル・ラインC0\_CE1\* だけが低にアサートされるので、システム・バス・デー 30 タ・ラインSB\_DATAからカード・データ・ライン C0\_Dに出される偶数パイトだけがPCカード110 に掛き込まれる。アダプタ100は次いで、上述のよう に、PCカード110に対して2つ以上のI/Oパイト の掛込みを実行することによって、ハーフワードI/O 費込みサイクルを完了する。この第2のパイトⅠ/○費 込みアクセスが最初のパイトの書込みと異なっているの は、カード・アドレス・ラインC0\_A[0]が「1」 にセットされており、システム・パス・データ・ライン SB\_\_DATAからの奇数パイト値がカード・データ・ ラインC0\_Dに出される点である。

【0066】アダプタ100はWAIT機能を使用した PCカード110のI/O魯込みアクセスもサポートし ている。図13に戻ると、WAIT機能を使用したI/ 〇魯込みアクセスに対するイベントの順序はWAIT機 能を使用した属性または共通メモリの魯込みアクセスの ものと同様であるが、I/O魯込みアクセス中に、カー ド街込みイネーブル・ラインC0\_WE\*ではなく、カ ード 1 / O 書込みイネーブル・ライン C 0 \_\_ I O W R・

20

アサートされる点が異なっている。PCカード110が カード待機ラインC0\_WAIT・をアサートしたが、 20マイクロ秒以内にアサート解除を行わなかった場 合、1/O魯込みアクセスは終了し、カード110はホ スト・コンピュータ10に対して状況変化割込み (SC INT)を発生し、PCカード・アクセス・タイムアウ ト(PCTO)がインタフェース状況レジスタにセット されて、WAITタイムアウトが発生したことを示す。

【0067】上述したように、PCMCIAソケット1 07をPCカード110の機能に応じて、属性/共通メ モリ・モードまたは1/0モードのいずれかで作動する ように構成することができる。PCMCIAソケット1 07を属性/共通メモリ・モードに合わせて構成した場 合、アダプタ100は次のイベントのいずれかを検出す ると、状況変化割込みを発生する。

【0068】PCカード・アクセス・タイムアウト PCカード書込み保護状況変化 PCカード・レディービジー\* 状況変化 PCカード・バッテリ状況変化

PCカードの挿入または除去

【0069】逆に、PCMCIAソケット107をI/ Oモードに合わせて構成した場合、アダプタ100は次 のイベントを検出すると、状況変化割込みを発生する。 【0070】PCカード・アクセス・タイムアウト

PCカードの挿入または除去

PCカードによる状況変化割込みの発生

【0071】アダプタ100が発生する割込みは各種の 機能をもたらす。たとえば、PCカード110を1/O カードとして構成すると、PCカード110はカード状 況の変化を検出したとき、カード状況変化ラインSTS CHG\* (図示せず) をアサートすることによって、ホ スト・コンピュータ10に対して状況変化割込みを発生 する。アダプタ100はカード状況変化ラインSTSC HG!を検出し、システム・パス55上でコンピュータ 10に対して割込みを発生する。ホスト・コンピュータ 10は(1/0タイプ) PCカード110のピン置換レ ジスタを読み取って、PCカード状況変化割込み源を決 定する。カード状況変化割込み源の各々はアダプタ10 0によって個別にマスク可能であり、システム・パス・ 割込み要求ラインSB\_\_ INT [0] で利用可能であ る。その後、インタフェース状況レジスタ(0)の対応 するステータス変化ピットに「1」を售き込むことによ って、カード状況変化割込みがコンピュータ10によっ てクリアされる。

【0072】上述したように、本実施例はPCカードの ホット・プラギングをサポートしているハードウェアも 含んでいる。図8に戻ると、アダプタ100は制御信号 を電源スイッチ105に与えて、2つの電源Vcc、V ppのPCカード110に対する印加および除去を行 (図11では、C0\_WRCMD'で示されている)が 50 う。このような構成によって、PCカード110のホッ

ト・プラギングが可能となる。すなわち、PCMCIA ソケット107に関してPCカード110の有無を以下 の態様で継続的に監視することによって、ホスト・コン ピュータ10の電源を落とさずに、PCカード110を アダプタ100のソケットに対して安全に接続除去を行 うことができる。

【0073】ホスト・コンピュータ10に電源を入れても、アダプタ100はPCMCIAソケット107に電力を供給しない。電源投入時にソケット107にPCカードが存在していることを検出すると、あるいは電源投入後にPCカード110が挿入されたことを検出すると、電力スイッチ回路105はスイッチ回路105の該当する電力用MOSFETをオンにすることによってPCカード110への電力の供給を開始する。逆に、アダプタ100に割込みが行われ、PCカード110の除去が通知された場合には、アダプタ100は該当する信号をCard\_0\_Pwr\_Cntlラインを介して送り、この信号が電源スイッチ回路105に該当する電力用MOSFETをオフにさせ、これによってPCMCIAソケット107から電力を除去する。

【0074】実施例によっては、PCカード110は大 容量記憶装置またはネットワーク装置であり、PROM 106は格納されている、あるいはPCカード110が ネットワーク接続によって検索するプート・イメージを 使用してホスト・コンピュータ10をブートするように 構成されていることもある。PROM106はタプルを 識別するための独立したCISインタプリタも納めてお り、該タブルはブート中に装置識別および構成情報をP Cカード、たとえば、PCカード110に与える。PR OM常駐CISインタプリタは各PCカード、たとえ ば、PCカード110に対する少なくとも1つのデバイ ス情報ノードを備えたデバイス情報ツリーを構築する。 さらに、PROM106はアダプタ100の機能および システム・リソースを定義する情報を納めている。オー トプート・プロセスの詳細については、参照することに よって全体が本明細費の一部を構成する、1992年2月25 日出願の"METHOD AND APPARATUS FOR BOOTING A COMPUT ER SYSTEM"という名称の米国特許願第07/842,007号を参 照されたい。

【0075】他の実施例において、5ポルトから12ボ 40ルトへのDC-DCコンバータ107がある種のPCカードが作動に必要とする高電圧をもたらし、これによってアダプタ100の多用性が高められる。それ故、電力がカード110に与えられた後、アダプタ100はカード110の属性メモリ・スペースにあるカード情報構造体(CIS)を読み取り、PCカード110に関する情報を取得し、これによってPCカード110がアダプタ100のサポートできるタイプのものであることを確認する。さらに他の実施例においては、テスト・ポートがアダプタ100の内部診断を行う。50

22

【0076】PCMCIA仕様パージョン2. 1は直接メモリ・アクセス(DMA)タイプの作動をサポートしておらず、それ故、ホスト・コンピュータ10とPCカード110の間のデータ転送は本質的にプログラム式1/Oタイプ作動になる。しかしながら、PCMCIA仕様の今後のパージョンがDMAをサポートするようになった場合、当分野の技術者はアダプタ100にDMA機能を追加し、ソフトウェア・ドライバ34に適切な変更を施して、ホスト・コンピュータ10が初期設定後にホストCPU20に関わりなくホスト・メモリ30とPCカード110の間のデータ転送を開始できるようにすることができよう。

【0077】本発明を特定の実施例を使用して説明してきたが、本発明の精神および範囲から逸脱することなく、他の実施例、代替形、および改変形が当分野の技術者には明らかとなろう。たとえば、本発明のPCMCIAインタフェースをハードウェアとソフトウェアの様々な比率で実現することができる。それ故、上記の説明は単なる例であり、限定を目的としたものではない。本発20 明の真の範囲は特許請求の範囲で示されるものである。

#### 【図面の簡単な説明】

【図1】 従来のSPARCホスト・コンピュータのハードウェア構成要素の図である。

【図2】 ホスト・コンピュータのソフトウェア構成要素の図である。

【図3】 PCMCIAインタフェースを有する従来技術のx86ペースのホスト・コンピュータの図である。

【図4】 本発明の1実施例による、ホスト・コンピュ ータと結合されたPCMCIAインタフェースの図であ 30 る。

【図 5】 図4ののホスト・コンピュータで稼動するP CMCIAインタフェース・ソフトウェアの図である。

【図 6】 PCMCIAインタフェース・ソフトウェア の詳細を示すプロック図である。

【図7】 ホスト・コンピュータで稼動しているユーザ・アプリケーションによるPCカードのアクセスを説明するための流れ図である。

【図8】 本発明のPMCIAハードウェア・アダプタの図である。

「図9】 PCカードに割り振られたホスト・コンピュ ータのシステム・パス・アドレス・スペースを示すアド レス・マップである。

【図10】 従来のPCMCIAの読取りおよび告込み アクセス・サイクルを説明するための2つのタイミング 図である。

【図11】 属性メモリ・スペースおよび共通メモリ・スペースのPCカード読取りアクセスの図である。

【図12】 WAIT機能による属性メモリ・スペース および共通メモリ・スペースのPCカード読取りアクセ 50 スの図である。

【図13】 属性メモリ・スペースおよび共通メモリ・スペースのPCカード書込みアクセスの図である。

【図14】 WAIT機能による属性メモリ・スペースおよび共通メモリ・スペースのPCカード告込みアクセスの図である。

【図15】 パイト・サイズ調整を行うが、WAIT機能を使用しないI/OスペースのPCカード費込みPクセスの図である。


## 【符号の説明】

- 10 ホスト・コンピュータ
- 20 ホストCPU
- 30 ホスト・メモリ
- 31 UNIX互換ユーザ・アプリケーション
- 32 UNIXカーネル
- 33 デバイス・ドライバ
- 34 PCMCIAインタフェース・ソフトウェア・ドライバ
- 34a ハードウェア非依存部分

24


- 34b ハードウェア依存部分
- 55 システム・パス
- 100 PCMCIAアダプタ
- 100a ASIC
- 101 ホスト・パス・インタフェース・パッファ
- 102 アダプタ・コア論理
- 103 カード・インタフェース・パッファ
- 105 電源スイッチ
- 106 PROM
- 10 107、108 PCMCIAソケット
  - 110、120 PCカード
  - 135 UNIXオペレーティング・システム
  - 210 PCMCIAネクサス・ドライバ
  - 220 カード・サービス層
  - 220a カード情報構造体 (CIS) インタプリタ
  - 230 イベント・マネージャ
  - 250 PCMCIAアダプタ・ドライバ
  - 260、270 PCカード・ドライバ

【図1】




從来技術

【図2】




従来投術




【図10】 [図4] ADDR CE+ ホストコンピュータ OE. 10 DATA ホストメモリ ホストCPU 基本PC カード・競取り ナクモス ホ2ト バス コントローラ ADDR CE . we. DATA 基本PCカード書込みアクセス PCHCJA 7751 PC PC 7-F1 カードロ <sub>5</sub>20

【図9】



【図5】




[図6]

### ユーザ アフッリケーション 31 へ ハードウェア アC カードロ 非依存 PC 270 260, ソフトウェア カード1 の ドライバ のドライバ <u>34a</u> 275 265 235 210 225 23Q [ カード サービス/層 PCMCIA イベント 220 ネクサス CIS マネージャ ドライバ 220a ハードウェア 依存 ソフトウェア Sーバス <u>34b</u> PCMCIA ドライバ アダウタ 装置構造 ドライバ PCMCIA アダプタ 100 107 108 PCMCIA PCMCIA ソケット ソケット PC PC カードー カードの


110

120


[図8]




【図11】




【図12】




[図13]



[図14]



【図15】



フロントページの続き

(72)発明者 ダグラス・マツカラム アメリカ合衆国 80027 コロラド州・ル イスヴィル・サウス ブキャナン アヴェ ニュ・197 (72)発明者 チャールズ・エフ・パットン, ジュニア アメリカ合衆国 94568 カリフォルニア 州・ダブリン・ソリード コート・11501

(72)発明者 ドュオン・ミン・ヴォ アメリカ合衆国 95035 カリフォルニア 州・ミルピタス・リッジモント ドライ ・ ブ・1072